Ingénieur ASIC STA (H/F)
À propos d’Atos
Atos est un leader international de la transformation digitale avec plus de 110 000 collaborateurs dans 73 pays et un chiffre d’affaires annuel de plus de 11 milliards d’euros. Numéro un européen du Cloud, de la cybersécurité et des supercalculateurs, le groupe fournit des solutions intégrées de Cloud Hybride Orchestré, Big Data, Applications Métiers et Environnement de Travail Connecté. Partenaire informatique mondial des Jeux Olympiques et Paralympiques, le Groupe exerce ses activités sous les marques Atos, Atos Syntel, et Unify. Atos est une SE (Société Européenne) cotée sur Euronext Paris et fait partie de l’indice CAC 40.
La raison d’être d’Atos est de contribuer à façonner l’espace informationnel. Avec ses compétences et ses services, le groupe supporte le développement de la connaissance, de l’éducation et de la recherche dans une approche pluriculturelle et contribue au développement de l’excellence scientifique et technologique. Partout dans le monde, Atos permet à ses clients et à ses collaborateurs, et plus généralement au plus grand nombre, de vivre, travailler et progresser durablement et en toute confiance dans l’espace informationnel.
Atos est le leader européen du High Performance Computing et délivre des solutions de Calcul Haute Performance parmi les plus performantes au monde afin de résoudre les problèmes scientifiques les plus complexes d’aujourd’hui et de demain.
Au sein de la R&D, l'équipe ASIC est composée de 70 collaborateurs répartis en 3 pôles dédiés à la conception, la vérification et l’implémentation physique des circuits intégrés pour les systèmes conçus par Atos (HPC, serveurs...) et est reconnue pour son expérience en conception et intégration de circuits ASIC complexes.
Dans le cadre de nos développements ASIC, vous serez intégré à l’équipe de conception logique ASIC et prendrez en charge les activités allant de la synthèse à l’analyse de timing sign-off.
Votre profil :
De formation supérieure bac+5 type école d’ingénieur ou cursus universitaire équivalent, en micro-électronique, électronique ou en conception d’ordinateurs, vous justifiez d'une expérience significative d'au moins 5 années en conception ASIC.
Expérimenté sur tous les aspects de l’analyse de timing de l’écriture de contraintes sign-off à la génération d’ECO timing, vous connaissez les librairies et les implications avec l’analyse de timing ( derating, AOCV,…) ainsi que les problématique liées au changement de domaine d’horloge (clock domain crossing).
A l'aise en scripting (Perl, Tcl, Python, …) vous avez idéalement déjà travaillé sur des nœuds technologiques avancées (16nm, 7nm, …)
Vous comprenez les problématiques liées aux arbres d’horloges dans des circuits rapides et maitrisez un outil d’analyse de timing (Synopsys/Cadence/Mentor)
Une expérience en conception RTL et la connaissance de Spice serait un plus;
Doté d'un bon relationnel, vous êtes rigoureux(se), dynamique et force de proposition
Anglais courant
Chez Atos, nous voulons que nos employés se sentent valorisés, appréciés et libres d'être eux-mêmes au travail. Nos process RH sont conçus pour prévenir la discrimination envers l'identité ou l'orientation sexuelle, la religion, l’origine ethnique, l'âge, la neurodiversité, le handicap, la citoyenneté ou tout autre aspect qui rend nos collaborateurs uniques. Partout dans le monde, nous avons créé plusieurs programmes pour soutenir la culture inclusive d'Atos, et nous travaillons pour nous assurer que tous nos collaborateurs aient une chance égale de sentir qu'ils sont exactement là où ils doivent être.